國(guó)產(chǎn)RRAM閃耀I(xiàn)SSCC 2026：55nm成熟制程實(shí)現(xiàn)AI推理雙重突破
當(dāng)前AI推理場(chǎng)景（尤其是邊緣端感知推理、LLM輕量化推理）規(guī)模化落地面臨兩大痛點(diǎn)：先進(jìn)制程芯片研發(fā)成本高、周期長(zhǎng)，難以低成本普及；傳統(tǒng)馮·諾依曼架構(gòu)受“存儲(chǔ)墻”困擾，數(shù)據(jù)頻繁搬運(yùn)導(dǎo)致功耗高、延遲大，無法匹配AI推理高效需求。而睿科微電子深耕的ReRAM技術(shù)恰好破解此困局。ReRAM又稱RRAM（阻變存儲(chǔ)器），基于金屬-絕緣體結(jié)構(gòu)，通過電壓調(diào)控介質(zhì)層電阻狀態(tài)實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)，具備非易失性、高速讀寫、低功耗、高密度集成等優(yōu)勢(shì)，且工藝集成度高，規(guī)?；a(chǎn)中成本優(yōu)勢(shì)顯著。其獨(dú)特阻變特性為人工智能、物聯(lián)網(wǎng)、邊緣計(jì)算等領(lǐng)域提供高性能存儲(chǔ)解決方案，結(jié)構(gòu)簡(jiǎn)潔、可擴(kuò)展性強(qiáng)、與CMOS工藝高度融合，被視為下一代存儲(chǔ)器理想選擇，在智能芯片、可穿戴設(shè)備、自動(dòng)駕駛等領(lǐng)域潛力巨大。作為我國(guó)純自主布局的新型非易失性存儲(chǔ)器，ReRAM兼具“存儲(chǔ)與計(jì)算一體化”天然優(yōu)勢(shì)，可直接在存儲(chǔ)單元內(nèi)完成AI推理核心的矩陣乘法運(yùn)算，從根源消除數(shù)據(jù)搬運(yùn)損耗，搭配成熟制程，完美平衡“性能、成本、功耗”三大核心訴求，為?？莆㈦娮右猿墒熘瞥烫魬?zhàn)先進(jìn)制程奠定基礎(chǔ)。
此次亮相ISSCC 2026的兩項(xiàng)純國(guó)產(chǎn)技術(shù)成果（對(duì)應(yīng)會(huì)議Session 7圖像傳感器與Session 31 AI加速器專題），LLM推理突破在人工智能領(lǐng)域應(yīng)用價(jià)值突出，搭配邊緣AI感知推理成果，以精準(zhǔn)架構(gòu)設(shè)計(jì)和卓越實(shí)測(cè)數(shù)據(jù)，印證成熟制程ReRAM的強(qiáng)大潛力，彰顯?？莆㈦娮釉贏I推理技術(shù)領(lǐng)域的創(chuàng)新實(shí)力。
突破一：3D堆疊破局，成熟制程ReRAM支撐LLM高效推理（以架構(gòu)創(chuàng)新挑戰(zhàn)先進(jìn)制程）
針對(duì)LLM推理中“參數(shù)規(guī)模大、內(nèi)存帶寬緊張、外部訪存延遲高”的核心痛點(diǎn)（當(dāng)前人工智能產(chǎn)業(yè)規(guī)?；涞氐年P(guān)鍵瓶頸），?？莆㈦娮勇?lián)合香港科技大學(xué)等國(guó)內(nèi)科研機(jī)構(gòu)，推出55nm基于推測(cè)解碼的LLM加速器，核心采用純自主的凸點(diǎn)面對(duì)面ReRAM-on-Logic 3D堆疊技術(shù)，搭配全棧自主研發(fā)的算法優(yōu)化，徹底擊穿“內(nèi)存墻”，為AI大模型推理提供低成本、高性能的國(guó)產(chǎn)化解決方案，以架構(gòu)創(chuàng)新突破成熟制程局限，實(shí)現(xiàn)對(duì)先進(jìn)制程性能的有效追趕。
該加速器的三大自主創(chuàng)新設(shè)計(jì)精準(zhǔn)解決LLM推理痛點(diǎn)：其一，自主研發(fā)的局部旋轉(zhuǎn)單元（LRU），通過分解式快速沃爾什-哈達(dá)瑪變換（FWHT）消除激活異常值，支持W4A8高精度量化，在節(jié)省92.7%芯片面積的同時(shí)，實(shí)現(xiàn)3.82-3.93倍的推理速度提升；其二，ReRAM堆疊式近存計(jì)算（RS-PNM）架構(gòu)，將4顆睿科ReRAM芯片垂直堆疊于邏輯芯片之上，4芯片系統(tǒng)可實(shí)現(xiàn)32MB片上存儲(chǔ)與102.4GB/s極致帶寬，足以將整個(gè)草稿語言模型（DLM）“凍結(jié)”在片內(nèi)，徹底消除外部訪存延遲，推理速度再提升1.1-1.46倍；其三，自適應(yīng)并行推測(cè)解碼（APSD）方案，搭配自主設(shè)計(jì)的workload解耦亂序調(diào)度器（WDOS），進(jìn)一步提升1.1-1.29倍推理速度，降低10-14%草稿token拒絕率。
實(shí)測(cè)表現(xiàn)亮眼：55nm加速器邏輯芯片工作頻率63.5-285MHz，峰值性能2.33TOPS，單顆ReRAM芯片功耗僅49.54mW；在LLaMA2-7B等主流模型上，解碼吞吐量達(dá)14.08-135.69token/s，其中MT-Bench數(shù)據(jù)集上解碼吞吐量為17.82token/s，能耗僅123.41mJ/token；對(duì)比傳統(tǒng)高精度推理基線，速度提升4.46-7.17倍，能耗降低3.74-4.85倍，困惑度可與主流W8A16 LLM加速器媲美，優(yōu)于同類4b及以下量化方案，充分證明55nm成熟制程ReRAM能承載LLM推理核心需求，彰顯?？莆㈦娮右猿墒熘瞥烫魬?zhàn)先進(jìn)制程的技術(shù)實(shí)力，為AI大模型輕量化、規(guī)?；渴鹛峁┖诵闹巍?p>
突破二：全模擬感知推理，55nm ReRAM實(shí)現(xiàn)邊緣AI極致能效（邊緣AI場(chǎng)景互補(bǔ)突破）
除LLM推理核心突破外，南方科技大學(xué)林龍揚(yáng)團(tuán)隊(duì)、犀靈視覺（Pixelcore）與?？莆㈦娮勇?lián)合研發(fā)的全模擬智能視覺SoC，其論文《A 55nm Intelligent Vision SoC Achieving 346TOPS/W System Efficiency Via Fully Analog Sensing-to-Inference Pipeline》成功入選ISSCC 2026 Session 7圖像傳感器專題，實(shí)現(xiàn)邊緣AI傳感器融合推理的全鏈路國(guó)產(chǎn)化突破。這一成果標(biāo)志著三方團(tuán)隊(duì)在新型存算架構(gòu)、端到端智能視覺處理及超低功耗集成電路設(shè)計(jì)方向取得國(guó)際領(lǐng)先進(jìn)展，進(jìn)一步完善?？莆㈦娮覣I全場(chǎng)景推理技術(shù)布局，核心亮點(diǎn)是“終結(jié)模數(shù)轉(zhuǎn)換”——從圖像傳感、特征提取到多層神經(jīng)網(wǎng)絡(luò)推理，信號(hào)全程保持模擬形態(tài)，徹底摒棄所有中間環(huán)節(jié)的A/D轉(zhuǎn)換，從根源降低損耗，適配邊緣端感知場(chǎng)景的低成本、低功耗需求。
該芯片核心設(shè)計(jì)源于國(guó)內(nèi)自主研發(fā)，依托55nm國(guó)產(chǎn)成熟CMOS制程，搭配?？莆㈦娮蛹冏灾鞯腞eRAM比特單元，集成128×128 PWM圖像傳感器、近傳感器MAC單元、線性恢復(fù)模擬存儲(chǔ)器（LR-AMEM）及雙256×1024 1T1R多層單元（MLC）ReRAM存算宏（1.5Mbit，3b/單元）。其中，犀靈視覺貢獻(xiàn)業(yè)界領(lǐng)先的“像素級(jí)運(yùn)算技術(shù)（In-Pixel Computation）”，超越傳統(tǒng)馮諾依曼架構(gòu)，高效結(jié)合像素與運(yùn)算技術(shù)，帶來高速度、低功耗優(yōu)勢(shì)；其創(chuàng)新邏輯為：PWM圖像傳感器直接將光電流轉(zhuǎn)換為脈寬信號(hào)，輸入ReRAM存算陣列完成電荷域MAC運(yùn)算，再通過LR-AMEM的內(nèi)置電壓-時(shí)間轉(zhuǎn)換器（VTC）補(bǔ)償模擬計(jì)算的非線性偏差，無需校準(zhǔn)電路即可實(shí)現(xiàn)高精度推理，全程規(guī)避國(guó)外技術(shù)依賴，真正實(shí)現(xiàn)端到端“感存算一體”，延續(xù)成熟制程結(jié)合架構(gòu)創(chuàng)新的技術(shù)路徑。
實(shí)測(cè)數(shù)據(jù)優(yōu)異：芯片實(shí)現(xiàn)11pJ/(pixel·frame)的感知能效，峰值MAC能效高達(dá)8791 TOPS/W，系統(tǒng)級(jí)能效達(dá)345.54 TOPS/W（接近346 TOPS/W的行業(yè)標(biāo)桿水平）；在CIFAR-10圖像分類、CIFAR-100分類、PASCAL VOC 2007目標(biāo)檢測(cè)等典型邊緣推理任務(wù)中，分別實(shí)現(xiàn)91.12%、77.22%的準(zhǔn)確率和20.5%的mAP@0.5，推理延遲低至0.12ms（分類）與0.195ms（檢測(cè)）。相較于過往同類先進(jìn)方案，能效比實(shí)現(xiàn)75.6倍至966倍的跨越式提升，成本降低40%以上，可廣泛應(yīng)用于智能穿戴、微型機(jī)器人、自動(dòng)駕駛感知等對(duì)功耗和成本敏感的國(guó)產(chǎn)化邊緣設(shè)備，與LLM推理突破形成互補(bǔ)，完善AI全場(chǎng)景推理解決方案，進(jìn)一步印證成熟制程ReRAM的技術(shù)競(jìng)爭(zhēng)力。
核心啟示：自主創(chuàng)新，探索后摩爾時(shí)代AI芯片新路徑
?？莆㈦娮哟舜卧贗SSCC 2026的雙重突破，不僅是單一技術(shù)的勝利，更為中國(guó)半導(dǎo)體產(chǎn)業(yè)提供重要啟示。合肥?？莆㈦娮映闪⒂?018年，總部位于安徽合肥（中國(guó)集成電路產(chǎn)業(yè)重要集聚區(qū)），是專注于新一代非易失性存儲(chǔ)器芯片、接口技術(shù)及面向人工智能的先進(jìn)存儲(chǔ)解決方案的國(guó)家高新技術(shù)企業(yè)，已在全球布局超300項(xiàng)存儲(chǔ)器技術(shù)專利，覆蓋主要半導(dǎo)體市場(chǎng)和制造地區(qū)。在后摩爾時(shí)代，制程微縮紅利逐漸放緩，以ReRAM（RRAM）存算一體為核心的架構(gòu)創(chuàng)新與3D堆疊等先進(jìn)封裝技術(shù)的結(jié)合，正成為釋放AI算力的關(guān)鍵引擎。?？莆㈦娮油ㄟ^自主技術(shù)的架構(gòu)與集成創(chuàng)新，以成熟制程成功挑戰(zhàn)先進(jìn)制程的性能表現(xiàn)，走出差異化AI技術(shù)發(fā)展路徑，為行業(yè)提供可借鑒的實(shí)踐范本。
從產(chǎn)業(yè)價(jià)值看，純國(guó)產(chǎn)ReRAM+55nm成熟制程的組合，既打破國(guó)外在新型存儲(chǔ)器與AI推理硬件領(lǐng)域的技術(shù)壟斷，又規(guī)避先進(jìn)制程的高研發(fā)成本、高設(shè)備投入門檻，契合我國(guó)半導(dǎo)體產(chǎn)業(yè)“自主可控、降本增效”的發(fā)展趨勢(shì)，為AI推理的國(guó)產(chǎn)化、規(guī)模化落地提供可行路徑。從應(yīng)用前景看，該技術(shù)可廣泛覆蓋邊緣AI、LLM輕量化部署、智能終端等多個(gè)場(chǎng)景，推動(dòng)我國(guó)AI產(chǎn)業(yè)向自主可控、高質(zhì)量發(fā)展邁進(jìn)，進(jìn)一步鞏固睿科微電子在ReRAM及AI推理領(lǐng)域的技術(shù)優(yōu)勢(shì)。
在ISSCC 2026舞臺(tái)上，?？莆㈦娮勇?lián)合國(guó)內(nèi)團(tuán)隊(duì)攜ReRAM技術(shù)成果亮相，兩項(xiàng)成果均入選這一頂級(jí)學(xué)術(shù)會(huì)議，既印證ReRAM存算一體技術(shù)的國(guó)際認(rèn)可度，也集中體現(xiàn)?？莆㈦娮釉贏I推理硬件領(lǐng)域的自主創(chuàng)新能力。這一實(shí)踐表明：睿科微電子依托自主創(chuàng)新，深耕ReRAM存算一體等核心領(lǐng)域，以成熟制程成功挑戰(zhàn)先進(jìn)制程，在AI推理賽道實(shí)現(xiàn)重要突破，為AI芯片的低成本、高性能發(fā)展提供可行方案。未來，期待睿科微電子、犀靈視覺等更多國(guó)產(chǎn)企業(yè)持續(xù)深耕核心技術(shù)，推動(dòng)新型智能芯片從實(shí)驗(yàn)室走向廣泛產(chǎn)業(yè)落地，助力我國(guó)半導(dǎo)體與AI產(chǎn)業(yè)實(shí)現(xiàn)全方位自主可控！
本文來自微信公眾號(hào)“半導(dǎo)體行業(yè)觀察”（ID：icbank），作者：李壽鵬，36氪經(jīng)授權(quán)發(fā)布。
本文僅代表作者觀點(diǎn)，版權(quán)歸原創(chuàng)者所有，如需轉(zhuǎn)載請(qǐng)?jiān)谖闹凶⒚鱽碓醇白髡呙帧?/p>
免責(zé)聲明：本文系轉(zhuǎn)載編輯文章，僅作分享之用。如分享內(nèi)容、圖片侵犯到您的版權(quán)或非授權(quán)發(fā)布，請(qǐng)及時(shí)與我們聯(lián)系進(jìn)行審核處理或刪除，您可以發(fā)送材料至郵箱：service@tojoy.com